

(19) Japan Patent Office (JP)
(12) Japanese Unexamined Patent Application Publication (A)
(11) Japanese Unexamined Patent Application Publication S59-220285

(51) Int. Cl.³ Identification symbol JPO file number (43) Publication Date: December 11, 1984
B 23 K 9/06 6577-4E
Number of Inventions: 2
Request for examination: Not yet requested
(Total of 10 pages)

(54) WELDING CURRENT CONTROL DEVICE FOR AN ARC WELDING MACHINE

(21) Application No.: S58-96249

(22) Application Filed: May 31, 1983

(72) Inventor: Akihiko Iwata
c/o Mitsubishi Electric Corporation Applied Devices Laboratory
8-1-1 Tsukaguchi Honmachi, Amagasaki-shi

(71) Applicant: Mitsubishi Electric Corporation
2-2-3 Marunouchi, Chiyoda-ku, Tokyo-to

(74) Representative: Patent Attorney Masuo Ooiwa 2 additional individuals

Specification

1. Title of the Invention: WELDING CURRENT CONTROL DEVICE FOR AN ARC WELDING MACHINE

2. Scope of Patent Claims

(1) A welding current control device for an arc welding machine that compares the welding current and a preset value and controls feedback such that the welding current is maintained at said preset value, comprised of:

- a 1st rectifying circuit that rectifies alternating current input;
- an inverter that converts the rectified direct current into a high frequency alternating current voltage;
- a high frequency transformer that converts the high frequency alternating current voltage that is outputted from said inverter into a prescribed low voltage;
- a 2nd rectifying circuit that rectifies the voltage that is outputted from said high frequency transformer, and;
- a feedback control circuit that controls said inverter;

said feedback control circuit equipped with:

- an assessment circuit that compares the welding current and preset values, and;
- a drive time control circuit that drives said inverter for time Tx and generates a high frequency alternating current voltage from the inverter, stops the inverter for time Ty, and controls the inverter by alternately repeating such driving and stopping, and also controls the ratio of the drive time Tx and the stop time Ty of said inverter based on output signals from said assessment circuit.

(2) A welding current control device for an arc welding machine that compares the welding current and a preset value and controls feedback such that the welding current is maintained at said preset value, comprised of:

- a 1st rectifying circuit that rectifies alternating current input;
- an inverter that converts rectified direct current into a high frequency alternating current voltage;
- a high frequency transformer that converts the high frequency alternating current voltage that is

outputted from said inverter into a prescribed low voltage;
a 2nd rectifying circuit that rectifies the voltage that is outputted from said high frequency transformer, and;
a feedback control circuit that controls said inverter;
said feedback control circuit equipped with:
an assessment circuit that compares the welding current and preset values;
a drive time control circuit that drives said inverter for time Tx and generates a positive and negative pulse voltage from the inverter, stops the inverter for time Ty, and controls the inverter by alternately repeating such driving and stopping, and also controls the ratio of the drive time Tx and the stop time Ty of said inverter based on output signals from said assessment circuit, and;
[Continued on the next page]

[Continued from the previous page]

a pulse number control circuit that controls generation timing of the positive and negative pulse voltage that is outputted from said inverter and aligns the numbers of the positive pulse voltage and the negative pulse voltage.

(3) A welding current control device for an arc welding machine according to Claim 2, wherein the feedback control circuit includes a base pulse width determination circuit that controls the inverter such that the high frequency alternating voltage that is outputted from the inverter forms positive and negative pulse voltage, controls the pulse width of said pulse voltage, and adjusts the welding current rising properties.

3. Detailed Description of the Invention

The present invention relates to a welding current control device for an arc welding machine. In particular, the present invention relates to a device that holds welding currents at constant values using feedback control.

The arc stability of direct current arc welding machines is generally better than that of alternating current arc welding machines, and they are therefore widely used. Conventionally, the rectification type device shown in Figure 1 is well known as a current control device for this direct current arc welding machine. In this figure, (1a), (1b), and (1c) are input terminals for the 50 or 60Hz 3-phase line input (1), and (2) is a Y- Δ shaped 3-phase transformer. (3) is a 1st rectifying circuit formed by bridging diodes, for example, and (4) is a switching power transistor (called S.P.TR hereafter). (5) is a filter reactor, (6) is an electrode, and (7) is a welding parent metal. (8) is a flywheel diode that continuously flows current into filter reactor (5) when the S.P.TR (4) is off, and (9) is a current detector such as a shunt that detects signal V_a , which corresponds to the welding current. (10) is a comparator that controls the on/off status of the S.P.TR (4), and (12) is a smoothing condenser. Moreover, the output of comparator (10) becomes 0 when the detector signal V_a is higher than the preset value V_{ref} and 1 when it is lower than the preset value V_{ref} .

The operations of a current control device for an arc welding machine having such a structure will be explained hereafter. After 3-phase line input (1) is converted into a low voltage with 3-phase transformer (2), it is converted into direct current by the 1st rectifying circuit (3) and smoothing condenser (12). The converted direct current is chopped with the S.P.TR (4), and direct current output is fed to a load comprised of electrode (6) and welding parent metal (7) through filter reactor (5). The output of comparator (10) that determines the on/off status of S.P.TR (4) becomes 0 and turns the S.P.TR off if the detector signal V_a from current detector (9) is higher than the preset value V_{ref} , and it becomes 1 and turns the S.P.TR on if the detector signal V_a is lower than the preset value V_{ref} . Consequently, by applying a hysteresis to comparator (10), it is possible to feed a direct current welding current having a constant ripple to the welding load comprised of electrode (6) and welding parent metal (7), and it is also possible to maintain this welding current at a preset value.

However, as described above, the input frequency of 3-phase transformer (2) is a low frequency of 50 or 60Hz in the conventional device, so it has the shortcoming that the weight of 3-phase transformer (2) becomes quite large.

The present invention was created in order to eliminate such shortcomings of conventional devices, and it is a device that reduces the weight of transformers by rectifying 3-phase line input as transformer input, converting it into direct current, and then feeding a pulse voltage that has been converted to a high frequency voltage by an inverter. Furthermore, the present invention provides a current control device for an arc welding machine that is able to prevent magnetization by aligning the numbers of the positive pole pulses and the negative pole pulses of the pulse voltage that is inputted into the transformer, and is able to obtain low-ripple welding currents by changing the pulse width of the output voltage using the load. The present invention will be described in detail hereafter using embodiments.

Figure 2 is a circuit diagram showing one embodiment of the welding current control device for an arc welding machine of the present invention. In this diagram, (13a), (13b), (13c), and (13d) are S.P.TRs that are bridged to form a full bridge inverter, and (14) is a high frequency transformer that converts the output pulse voltage of said inverter (13) into a low voltage. (15) is a 2nd rectifying circuit that is formed from diodes (15a) and (15b) and rectifies the output of high frequency transformer (14). [Continued on the next page]

[Continued from the previous page] (16a), (16b), (16c), and (16d) are feedback diodes that return the electromagnetic energy of the leakage inductance (17) of high frequency transformer (14) to smoothing condenser (12) when all of said S.P.TRs (13a), (13b), (13c), and (13d) are off. (18) is a base circuit that drives said S.P.TRs (13a), (13b), (13c), and (13d), and (19) is a feedback control circuit. The feedback control circuit (19) described above is comprised of detector signal assessment circuit 20, which is formed from comparator (10), and base pulse width determination circuit (21) is comprised of pulse width modulation circuit (22), which configures the pulse width based on the output signal V_1 from this base pulse width determination circuit (21), and inverter control circuit (23), which adjusts the times T_x and T_y of the welding pulse voltage V_0 (described below) based on the output signal V_5 from comparator (10) described above, and controls inverter (13) so as to align the numbers of the positive pole pulses and negative pole pulses of the input voltage V_0 of transformer (14).

First, the basic operation of the welding current control device for an arc welding machine of the present invention will be explained using the time charts shown in Figure 3 (a) ~ (c).

In the present invention, a pulse voltage such as that shown in Figure 3 (a) is supplied as welding voltage V_0 , and the time T_x in which the pulse train is generated (the drive time of the inverter) and the time T_y in which the pulse train is removed (the stop time of the inverter) are alternately established for this pulse voltage V_0 . Due to such a pulse voltage V_0 , welding current i_0 rises during the pulse train generation time T_x , as shown in Figure 3 (b), and it fluctuates and falls during the pulse train removal time T_y . Accordingly, the present invention changes the ratio of time T_x and time T_y in pulse voltage V_0 shown in Figure 3 (a), changes the average current I_0 of the welding current i_0 , and holds it at a preset value. In this case, in order to form the pulse voltage V_0 , inverter control circuit (23) controls inverter (13) based on the output signal V_5 of comparator (10). As shown in Figure 3 (c), the pulse voltage V_0 comprised of positive and negative poles is thus generated, and this voltage V_0 is fed to the primary side of high frequency transformer (14). Specifically, the average current I_0 is adjusted by controlling the pulses of the above voltage V_0 and controlling the above times T_x and T_y . Furthermore, in order to prevent the magnetization of high frequency transformer (14) in the present invention, inverter control circuit (23) operates to align the positive and negative voltage time products of the voltage V_0 that is applied to the primary side of high frequency transformer (15). In other words, as shown in Figure 3 (c), it aligns the numbers of positive and negative pulses of the pulse voltage V_0 .

As shown in Figure 4, for example, the inverter control circuit (23) described above is comprised of drive time control circuit (24) that controls the times T_x and T_y , pulse number control circuit (25) that aligns the numbers of positive pole pulses and negative pole pulses, and output circuit (26), which alternately outputs pulses of signals V_6 and V_7 and drives the base circuit (18) shown in Figure 5.

The drive time control circuit (24) described above is comprised of (A) AND circuit (28), in which the gate is opened and pulse signal V_2 is outputted from pulse width modulation circuit (22) when the output signal V_{45} of output terminal Q of flip-flop (27) is 1, and the gate is closed when the above signal V_{45} is 0, (B) AND circuit (31) that takes the AND of output signal V_5 from comparator (10) and the trigger pulse signal obtained by differentiating the above pulse signal V_2 with differentiation circuit (30), (C) flip-flop circuit (27) that is set by the output signal V_{44} of this AND circuit (31) and reset by the output signal V_{44} from AND circuit (32), (D) flip-flop (35), which is reset by the inverted output signal V_{41} of this flip-flop (27) and set by the trigger pulse signal V_{42} that is obtained by inverting the above signal V_5 with NOT circuit (33) and then differentiating with differentiation circuit (34), and feeds the output signal V_{53} to the above AND circuit (32), and (E) flip-flop (38), which is set by output signal V_6 and reset by the trigger pulse signal V_{51} that is obtained by inverting output signal V_7 with NOT circuit (36) and then differentiating with differentiation circuit (37).

The pulse number control circuit (25) described above is comprised of flip-flop (41), which is reset by output signal V_{51} of differentiation circuit (37) and set by trigger pulse signal V_{52} , which is obtained by inverting output signal V_6 with NOT circuit (39) and differentiating with differentiation circuit (40). Moreover, signal V_{48} of output terminal Q of this flip-flop (41) is fed to one of the input sides of AND circuit (42) of output circuit (26), and signal V_{47} of output terminal Q is fed to one of the input sides of AND circuit (43). Output signal V_{46} of the above AND circuit (28) is fed to the other input sides of AND circuits (42) and (43).

Output signal V_6 from output circuit (26) is fed to driver circuits (18a) and (18b), which form the above base circuit (18), as shown in Figure 5. At this time, signals V_{6b} and V_{6c} are outputted from driver circuits (18a) and (18b), the S.P.TRs (13b) and (13c) of inverter (13) are turned on, and either positive pole or negative pole pulses are thereby obtained. Moreover, output signal V_7 is fed to driver circuits (18c) and (18d). At this time, signals V_{7a} and V_{7d} are outputted from driver circuits (18c) and (18d), the S.P.TRs (13a) and (13d) of inverter (13) are turned on, and pulses that are opposite of the above pulses are obtained. In this way, positive pole and negative pole pulses are generated from inverter (13) with signals V_6 and V_7 , respectively, as shown in Figure 3 (c).

The operation of the inverter control circuit (23) shown in Figure 4 will be explained hereafter using the time charts shown in Figure 6 (a) ~ (p).

The gate of AND circuit (28) of drive time control circuit (24) is opened when output signal V_{45} of flip-flop (27) is 1, so during this time, pulse signal V_2 , which is outputted from pulse width modulation circuit (22) as shown in Figure 6 (a), is outputted through this AND circuit (28). On the other hand, the gate is closed when output signal V_{45} of flip-flop (27) is 0, so pulse signal V_2 is then no longer outputted from AND circuit (28). Therefore, as shown in Figure 6 (c), output signal V_{46} of AND circuit (28) is a signal comprised of a part in which the pulse train is formed across time T_x in which signal V_{45} is 1 and a part in which the pulse train is removed along time T_y in which signal V_{45} is 0. Moreover, output signal V_{45} of flip-flop (27) becomes 1 when the rising of signal V_2 overlaps with intervals in which signal V_5 is 1. In other words, output signal V_{43} of AND circuit (31) becomes 1 when signal V_2 rises from 0 to 1 and signal V_5 becomes 1, and the flip-flop (27) is thus set and a signal V_{45} with a value of 1 is outputted from its output terminal Q. Moreover, the above signal V_{45} becomes 0 with the first fall of signal V_7 after signal V_5 becomes 0. In other words, when signal V_5 becomes 0, flip-flop (35) is set and its output signal V_{50} becomes 1. On the other hand, output signal V_{51} with a value of 1 is outputted from differentiation circuit (37) with the fall of signal V_7 . Flip-flop (38) is thereby reset, and signal V_{54} with a value of 1 is outputted from output terminal Q of this flip-flop (38). Accordingly, output signal V_{44} of AND circuit (32) becomes 1, flip-flop (27) is reset, and output signal V_{45} of its output terminal Q becomes 0. Moreover, flip-flop (38) is set by the rising of signal V_6 , so its output terminal Q becomes 0. An even number of pulses of signal V_{46} in time T_x , in which said signal V_{45} is 1, is alternately outputted with the operation of output circuit (26) (described below) as signals V_6 and V_7 , so the pulse voltage V_9 shown in Figure 3 is outputted from inverter (13) due to the operation of the base circuit (18) described previously. In other words, during time T_x , inverter (13) is activated and outputs a positive pole and negative pole pulse voltage. Inverter (13) is stopped and a pulse voltage is not generated during time T_y in which signal V_{45} is 0 (refer to Figure 3 (c)), and a welding voltage V_0 having the waveform shown in Figure 3 (a) is thereby obtained. In this case, the time T_x in which signal V_{45} is 1 is established according to the time T_x in which output signal V_5 is 1, so as a result, the ratio of times T_x and T_y is adjusted based on output signal V_5 .

Pulse number control circuit (25) will be described next. [Continued on the next page]

[Continued from the previous page] If output signal V_{47} of flip-flop (41) is 1 and output signal V_{48} is 0, the gate of AND circuit (43) is opened and 1 pulse of signal V_{46} is outputted from AND circuit (43) to form output signal V_6 . Moreover, the gate of AND circuit (42) is closed. At this time, pulse signal V_{32} is outputted from differentiation circuit (40) at the point in time in which the single pulse described above falls. Flip-flop (41) is inverted, and output signal V_{47} is inverted to 0 while output signal V_{48} is inverted to 1. The gate of AND circuit (43) is then closed and the gate of AND circuit (42) is opened, so the next pulse of signal V_{46} is outputted from AND circuit (42) to form output signal V_7 . In this way, pulse number control circuit (25) operates to alternately sort the pulses of output signal V_{46} of AND circuit (28) into AND circuits (43) and (42). Accordingly, as shown in Figure 6 (h) and (i), output signals V_6 and V_7 start with the pulses of signal V_6 and end with the pulses of signal V_7 , and they form an equal number of pulses that are alternately outputted. In the embodiment described above, the numbers of pulses of signal V_6 and signal V_7 that are outputted when signal V_{45} is 1 are controlled such that they are in agreement, but it is also possible to alternately output signal V_6 and signal V_7 in any case in order to align the total positive and negative pulse numbers with an arbitrary synchronized period.

The operations of base pulse width determination circuit (21) and pulse width modulation circuit (22) will be described hereafter. As described above, the generation of magnetization will cease if the pulse numbers of signal V_6 and signal V_7 are aligned. However, as shown in Figure 7 (a), even if detector signal V_a (proportional to welding current i_0) exceeds the preset voltage V_{ref} , detector signal V_a increases by exactly time T_M , so a waste of time is generated. In other words, when pulse V_{9a} is generated in Figure 7 (b), even if detector signal V_a exceeds the preset voltage V_{ref} at the time t_0 , the output V_5 of comparator (10) effectively becomes 0 at this time, as shown in Figure 3 (c). However, pulse V_{9b} , which is the opposite of the pulse V_{9a} , is necessarily outputted as a result of pulse number control circuit (25), so detector signal V_a – in other words, the welding current i_0 – further increases, and it finally begins to fall after time T_M has elapsed. Here, in order to reduce the excess quantity – in other words, the increase V_L shown in Figure 7 (a) – either the frequency of base pulse V_2 should be increased, or the slope of the rising characteristic curve A of the welding current shown in Figure 7 (a) should be made small. Because the frequency of base pulse V_2 is limited by the properties of the switching element, it is effective to reduce to slope of the aforementioned characteristic curve A. In order to make the slope of this characteristic curve A small, either the inductance of the filter reactor (5) shown in Figure 2 should be increased, or the average value of voltage V_0 during the pulse train generation time T_x shown in Figure 3 (a) should be reduced. The former has the problem that the weight of filter reactor (5) increases. In order to reduce the average value of voltage V_0 during the time period T_x in Figure 3 (a), the ratio of the pulse generation period T_0 and the pulse width T_{ON} shown in Figure 3 (a) should be changed. The aforementioned base pulse width determination circuit (21) that is concretely shown in Figure 8 realizes this. In Figure 8, the preset value V_{ref} is amplified with amplifier (21a), a prescribed value V_{set} is added with adder (21b), and output voltage V_1 is generated. Pulse width modulation circuit (22) outputs as signal V_2 pulses with pulse widths corresponding to the size of this output voltage V_1 , so it is possible to adjust the time T_{ON} of voltage V_0 shown in Figure 3 (a). Moreover, the size of the welding arc voltage can be predicted if the welding arc current i_0 can be known, so by establishing in advance amplifier (21a) and a prescribed value V_{set} such that the difference between the average value of voltage V_0 during the period of T_x shown in Figure 3 (a) and the welding arc voltage does not become too large, it is possible to reduce the amount of unproductive increase V_L shown in Figure 7 (a), and as a result, it is possible to reduce the ripples of the welding arc current i_0 . The effects of the base pulse width determination circuit (21) are concretely shown in Figure 9 (a) and Figure 10 (a) and (b). Figure 9 shows the operating characteristics of the case in which the time T_{ON} shown in Figure 3 (a) is always made constant without using base pulse width determination circuit (21), and Figure 10 shows the operating characteristics of the case in which the time T_{ON} is shortened after the time t at which the preset value V_{ref} is reduced using base pulse width determination circuit (17). By reducing the slope of the welding current rising characteristic curve in this way, the pulse width T_{ON} of welding voltage V_0 becomes small,

[continued on the next page]

[Continued from the previous page] and its average value also becomes small, so it is possible to reduce the aforementioned amount of unproductive increase V_L .

A full bridge type inverter is used for the inverter in the above embodiment, but a half bridge-type or a center tap type inverter may also be used. Moreover, transistors are used as the switching elements that form the inverter in the above embodiment, but GTOs, FETs, or SITs may also be used.

Furthermore, the pulse number control circuit is not limited to the circuit shown in Figure 4, and any circuit would be suitable as long as it is a circuit that aligns the positive and negative numbers of voltage pulses of voltage V_0 shown in Figure 3 (c). Moreover, even if it is a circuit that does not align the positive and negative numbers of voltage pulses of voltage V_0 during the time T_x shown in Figure 3 (a), but rather aligns the positive and negative numbers of voltage pulses of voltage V_0 as a whole as shown in Figure 11 (a) – in other words, across an arbitrary time period – it is possible to maintain detector signal V_a – that is, the welding current i_0 – at a preset value as shown in Figure 11 (b), and it is also possible to prevent magnetization.

As described above, the welding current control device for an arc welding machine according to the present invention makes it possible to increase the primary side frequency of an isolating transformer with an inverter, so the size and the weight of the isolating transformer are significantly reduced. Furthermore, it aligns the positive and negative numbers of the pulse voltage that is inputted into the transformer, so it is possible to prevent the magnetization of the transformer. In addition, the present invention makes it possible to control the pulse width of the welding voltage, so it also has the effect that it is possible to dramatically reduce the ripples of the welding current.

4. Brief Description of the Drawings

Figure 1 is a circuit diagram showing an example of a conventional welding current control device for an arc welding machine. Figure 2 is a circuit block diagram showing an embodiment of the welding current control device for an arc welding machine according to the present invention. Figures 3 (a) ~ (c) are time charts for the purpose of explaining the principle of operation of the current control of the present invention. Figure 4 is a circuit diagram that shows in detail an example of the pulse control circuit shown in Figure 2. Figure 5 is a circuit diagram showing the details of the base circuit shown in Figure 2. Figure 6 is a time chart for the purpose of explaining the operation of the pulse control circuit shown in Figure 4. Figure 7 is a voltage waveform diagram showing the current ripple generation principle in an embodiment of the welding current control device for an arc welding machine according to the present invention. Figure 8 is a diagram showing a concrete example of the base pulse width determination circuit shown in Figure 2. Figures 9 and 10 are voltage waveform diagrams showing the differences between the case in which the base pulse width determination circuit shown in Figure 2 is not included and the case in which it is included. Figures 11 (a) and (b) are diagrams for the purpose of showing the voltage state of each part in the case in which the pulse control circuit shown in Figure 2 is implemented with another method.

- | | |
|------------------------------------------------|--------------------------------------------|
| (1)... 3-phase input | (3)... 1 st rectifying circuit |
| (5)... filter reactor | (6)... electrode |
| (7)... welding parent metal | (8)... flywheel diode |
| (9)... current detector | (10)... comparator |
| V_{ref} ... preset voltage value | (12)... smoothing condenser |
| (13)... inverter | (14)... high frequency transformer |
| (15)... 2 nd rectifying circuit | (18)... base circuit |
| (19)... inverter control circuit | (20)... detector signal assessment circuit |
| (21)... base pulse width determination circuit | (22)... pulse width modulation circuit |
| (23)... pulse control circuit | (24)... pulse train control circuit |
| (25)... pulse switching circuit | (26)... output circuit |

Identical symbols in each figure represent identical or equivalent parts.

[see source for figures]

Figure 1

Comparator

Figure 3

Time

Time

Time

Figure 2

18 Base circuit

10 Comparator

22 PWM modulation circuit

21 Base pulse width determination circuit

[see source for figures]

Figure 4

36 Pulse number control circuit

26 Output circuit 37 Differentiation circuit 40 Differentiation circuit

24 Drive time control circuit 34 Differentiation circuit

30 Differentiation circuit

Figure 5

18c Driver circuit 18b Driver circuit

18a Driver circuit 18d Driver circuit

Figure 8

21b Adder

Figure 7

Time

Time

Time

[see source for figures]

Figure 6

Time

Figure 9

Time

Time

Figure 10

Time

Time

Figure 11

Time

Time

Amendment (Voluntary)

Date: Year/Month/Day
(Approved)

Director General of the Patent Office

1. Case Indication

Patent Application S58-96249

2. Title of the Invention

WELDING CURRENT CONTROL DEVICE FOR AN ARC WELDING MACHINE

3. Amended by:

Relationship to Case	Patent Applicant
Name (601)	Mitsubishi Electric Corporation
Address	2-2-3 Marunouchi, Chiyoda-ku, Tokyo-to
	Representative: Nihachiro Katayama

4. Representative

Name (7375)	Patent Attorney Masuo Ooiwa [seal]
Address	2-2-3 Marunouchi, Chiyoda-ku, Tokyo-to

Contact Information: [03-2[illegible]3-3421] Patent Department

(Patent Office) [seal]

5. Object of Amendment

"Detailed Description of the Invention" section

6. Contents of the Amendment

(1) Change the passage that reads "takai kito" [typo] on the 15th line of the 4th page of the Specification to read "takai toki" [when it is high].

End

⑬ 日本国特許庁 (JP)

⑪ 特許出願公開

⑫ 公開特許公報 (A)

昭59—220285

⑤ Int. Cl.³
B 23 K 9/06

識別記号

庁内整理番号
6577—4E

⑬ 公開 昭和59年(1984)12月11日

発明の数 2
審査請求 未請求

(全 10 頁)

⑭ アーク溶接機の溶接電流制御装置

三菱電機株式会社応用機器研究
所内

⑯ 特 願 昭58—96249

⑰ 出 願 人 三菱電機株式会社

⑱ 出 願 昭58(1983)5月31日

東京都千代田区丸の内2丁目2

⑲ 発 明 者 岩田明彦

番3号

尼崎市塚口本町8丁目1番1号

⑳ 代 理 人 弁理士 大岩増雄 外2名

明 細 書

1. 発明の名称

アーク溶接機の溶接電流制御装置

2. 特許請求の範囲

(1) 溶接電流と設定値とを比較し、溶接電流が上記設定した値に維持されるように帰還制御するアーク溶接機の溶接電流制御装置において、交流入力を整流する第1の整流回路と、整流された直流電圧を高周波交流電圧に変換するインバータと、上記インバータから出力される高周波交流電圧を所定の低い電圧に変換する高周波トランスと、上記高周波トランスから出力される電圧を整流する第2の整流回路と、上記インバータを制御する帰還制御回路とから成り、上記帰還制御回路は、溶接電流と設定値とを比較する判定回路と、上記インバータを時間 T_x に渡って駆動してインバータより高周波交流電圧を発生させ、インバータを時間 T_y に渡って停止し、このような駆動と停止とを交互に繰返すようにインバータを制御するとともに、上記判定回路からの出力信号に基づき上記

インバータの駆動の時間 T_x と停止の時間 T_y との比を制御する駆動時間制御回路とを備えたことを特徴とするアーク溶接機の溶接電流制御装置。

(2) 溶接電流と設定値とを比較し、溶接電流が上記設定した値に維持されるように帰還制御するアーク溶接機の溶接電流制御装置において、交流入力を整流する第1の整流回路と、整流された直流電圧を高周波交流電圧に変換するインバータと、上記インバータから出力される高周波交流電圧を所定の低い電圧に変換する高周波トランスと、上記高周波トランスから出力される電圧を整流する第2の整流回路と、上記インバータを制御する帰還制御回路とから成り、上記帰還制御回路は、溶接電流と設定値とを比較する判定回路と、上記インバータを時間 T_x に渡って駆動してインバータより正負のパルス電圧を発生させ、インバータを時間 T_y に渡って停止し、このような駆動と停止とを交互に繰返すようにインバータを制御するとともに、上記判定回路からの出力信号に基づき上記インバータの駆動の時間 T_x と停止の時間 T_y と

の比を制御する駆動時間制御回路と、上記インバータから出力される正負のパルス電圧の発生タイミングを制御して正のパルス電圧と負のパルス電圧の数を一致させるパルス数制御回路とをえたことを特徴とするアーク溶接機の溶接電流制御装置。

(3) 掃還制御回路はインバータから出力される高周波交流電圧が正負のパルス電圧となるようにインバータを制御するとともに、上記パルス電圧のパルス幅を制御して溶接電流の立上り特性を調整する基本パルス幅決定回路を含む特許請求の範囲第2項記載のアーク溶接機の溶接電流制御装置。

3. 発明の詳細な説明

本発明はアーク溶接機の溶接電流制御装置、特に掃還制御によって溶接電流を一定に保持するものに関する。

一般に、直流アーク溶接機は交流アーク溶接機と比較してアークの安定度が良いので多用されている。従来、この直流アーク溶接機の電流制御装置として第1図に示す整流形ものが公知である。

同図において、(1a)、(1b)、(1c)は50または60Hzの3相ライン入力(1)の入力端子、(2)はY-△形の3相トランス、(3)は例えばダイオードをブリッジ接続して成る第1の整流回路、(4)はスイッチングパワートランジスタ(以下S. P. TRと呼ぶ)、(5)はフィルタリアクトル、(6)は電極、(7)は母材、(8)は上記S. P. TR(4)がオフ時にフィルタリアクトル(5)に連続して電流を流すフライホイールダイオード、(9)は溶接電流に相当する信号 V_a を検出するシャント等の電流検出器、(10)は上記S. P. TR(4)をオンオフ制御する比較器、(12)は平滑コンデンサである。なお、上記比較器(10)の出力は上記検出信号 V_a が設定値 V_{Ref} より高いとき0、低いとき1となる。

このような構成のアーク溶接機の電流制御装置の動作について以下説明する。3相ライン入力(1)は、3相トランス(2)で低い電圧に変換された後、第1の整流回路(3)及び平滑コンデ

ンサ(12)によって直流に変換される。変換された直流は、上記S. P. TR(4)でチョッピングされ、フィルタリアクトル(5)を介して電極(6)及び母材(7)からなる負荷に直流出力を供給する。上記S. P. TR(4)のオン、オフを決定する比較器(10)の出力は上記電流検出器(9)からの検出信号 V_a が設定値 V_{Ref} よりも高ければ0となってS. P. TRをオフさせ、検出信号 V_a が設定値 V_{Ref} よりも低ければ1となってS. P. TRをオンさせる。よって、比較器(10)にヒステリシスを持たせることにより、電極(6)及び母材(7)からなる溶接負荷にある一定のリップルを持った直流の溶接電流を供給することができ、しかもこの溶接電流を設定値に維持できる。

しかしながら、従来の装置は以上のように3相トランス(2)の入力の周波数が50または60Hzと低周波であることから、3相トランス(2)の重量がかなり大きくなるという欠点を有していた。

本発明はこのような従来の欠点を除去するためになされたもので、トランスの入力として3相ライン入力を整流し、直流に変換した後、インバータで高周波に変換したパルス電圧を供給することによってトランスの軽量化を図るようにしたものである。しかもトランスに入力されるパルス電圧の正極パルスと負極パルスの数を一致させて偏磁を防止し、さらに負荷によって出力電圧のパルス幅を変化させ、低リップルの溶接電流を得ることができるアーク溶接機の電流制御装置を提供するものであり、以下実施例を用いて本発明を詳細に説明する。

第2図は本発明によるアーク溶接機の溶接電流制御装置の一実施例を示す回路図であり、同図において(13a)、(13b)、(13c)、

(13d)はブリッジ接続されてフルブリッジインバータを構成するS. P. TR、(14)は上記インバータ(13)の出力パルス電圧を低電圧に変換する高周波トランス、(15)はダイオード(15a)、(15b)で構成されて高周波ト

ランス(14)の出力を整流する第2の整流回路、(16a)、(16b)、(16c)、(16d)は上記S. P. TR(13a)、(13b)、(13c)、(13d)が全てオフの時に高周波トランス(14)の漏れインダクタンス(17)が持つ電磁エネルギーを平滑用コンデンサ(12)に帰還する帰還ダイオード、(18)は上記S. P. TR(13a)、(13b)、(13c)、(13d)を駆動するベース回路、(19)は帰還制御回路である。上記帰還制御回路(19)は比較器(10)から成る検出信号判定回路20と、基本パルス幅決定回路(21)は、この基本パルス幅決定回路(21)からの出力信号 V_1 に基づいてパルス幅を設定するパルス幅変調回路(22)と、上記比較器(10)からの出力信号 V_1 に基づき、後述する溶接パルス電圧 V の時間 T_x 、 T_y を調整し、かつトランス(14)の入力電圧 V の正極パルスと負極パルスの数を一致させるようにインバータ(13)を制御するインバータ制御回路(23)とから構成される。

まず、本発明のアーク溶接機の溶接電流制御装置の基本的動作につき、第3図(a)~(c)に示すタイムチャートを用いて説明する。

本発明では、溶接電圧 V 。として第3図(a)に示すようなパルス電圧を供給し、かつこのパルス電圧 V 。において、パルス列の発生される時間(インバータの駆動時間) T_x と、パルス列の除去された時間(インバータの停止時間) T_y とを交互に設ける。このようなパルス電圧 V 。によれば、溶接電流 I 。は第3図(b)に示すようにパルス列の発生時間 T_x で立上り、パルス列除去時間 T_y で下降するように変動することになる。従って、本発明は第3図(c)に示すパルス電圧 V 。における時間 T_x と時間 T_y との比を変えるようにして、溶接電流 I 。の平均電流 I 。を変えて、設定値に保持するものである。この場合、上記パルス電圧 V 。を形成するため、インバータ制御回路(23)が比較器(10)の出力信号 V_1 に基づきインバータ(13)を制御することにより、第3図(c)に示すように正極と負極からなるパルス電圧 V 。を

発生し、この電圧 V 。を高周波トランス(14)の一次側に供給する。そして具体的には上記電圧 V 。のパルスを制御するようにして上記時間 T_x 、 T_y を制御することにより平均電流 I 。を調整するものである。さらに、本発明においては高周波トランス(14)の漏磁を防止するために、インバータ制御回路(23)が高周波トランス(15)の一次側に加わる電圧 V 。の正、負の電圧時間積を一致させるように動作する。すなわち第3図(a)に示すようにパルス電圧 V 。の正、負の各パルスの数を一致させるのである。

上記インバータ制御回路(23)は例えば第4図に示すように上記時間 T_x と T_y を制御する駆動時間制御回路(24)と、正極パルスと負極パルスの数を一致させるパルス数制御回路(25)と、信号 V_1 と V_2 のパルスを交互に出力して、第5図に示すベース回路(18)を駆動する出力回路(26)とから構成される。

上記駆動時間制御回路(24)はフリップフロップ(27)の出力端子Qの出力信号 V_{fs} が1の

ときゲートが開かれて、パルス幅変調回路(22)からのパルス信号 V_2 を出力し、上記信号 V_{fs} が0のときゲートが閉じられるアンド回路(28)と、比較器(10)からの出力信号 V_1 と、上記パルス信号 V_2 を微分回路(30)で微分して得られるトリガパルス信号とのアンドをとるアンド回路(31)と、このアンド回路(31)の出力信号 V_{fs} でセットされ、アンド回路(32)からの出力信号 V_{fs} でリセットされる上記フリップフロップ回路(27)と、このフリップフロップ

(27)の反転出力信号 V_{fi} でリセットされ、上記信号 V_1 を反転回路(33)で反転した後、微分回路(34)で微分することにより得られるトリガパルス信号 V_{fi} でセットされ、出力信号 V_{fs} を上記アンド回路(32)に供給するフリップフロップ(35)と、出力信号 V_{fs} でセットされ、出力信号 V_{fi} を反転回路(36)で反転し、微分回路(37)で微分することにより得られるトリガパルス信号 V_{fi} でリセットされるフリップフロップ(38)とから構成される。

上記パルス数制御回路(25)は上記微分回路(37)の出力信号 V_n でリセットされ、出力信号 V_r を反転回路(39)で反転し、微分回路(40)で微分することにより得られるトリガパルス信号 V_{fs} でセットされるフリップフロップ(41)から構成される。なお、このフリップフロップ(41)の出力端子Qの信号 V_{fr} は出力回路(26)のアンド回路(42)の一方の入力側に供給され、出力端子 \bar{Q} の信号 V_{fr} はアンド回路(43)の一方の入力側に供給される。上記アンド回路(42)、(43)の他方の入力側に上記アンド回路(28)の出力信号 V_{fs} が供給される。

なお、出力回路(26)からの出力信号 V_o は第5図に示すように上記ベース回路(18)を構成する駆動回路(18a)、(18b)に供給され、このとき駆動回路(18a)、(18b)より信号 V_{ib} 、 V_{ic} が出力されて、インバータ(13)のS、P、TR(13b)、(13c)がオンし、これで正極、負極いずれか一方のパルスが得られる。また、出力信号 V_o は駆動回路

(18c)、(18d)に供給され、このとき駆動回路(18c)、(18d)より信号 V_{ia} 、 V_{id} が出力されてインバータ(13)のS、P、TR(13a)、(13d)がオンし、上記パルスとは反対のパルスが得られる。このように信号 V_o と V_r のそれぞれで、インバータ(13)から第3図(ハ)に示すように正極と負極のパルスが発生される。

次に、第6図(ハ)～(ヘ)に示すタイムチャートを用いて第4図に示すインバータ制御回路(23)の動作を以下説明する。

駆動時間制御回路(24)のアンド回路(28)は、フリップフロップ(27)の出力信号 V_{fr} が1のときゲートが閉かれるので、この間第6図(ハ)に示すようなパルス幅変調回路(22)から出力されるパルス信号 V_z がこのアンド回路(28)を介して出力される。一方、フリップフロップ(27)の出力信号 V_{fr} が0のときゲートが開かれるのでアンド回路(28)からはパルス信号 V_z は出力されなくなる。従って、アンド回路

(28)の出力信号 V_{fs} は第6図(ハ)に示すように信号 V_{fr} が1の時間 T_x に渡ってパルス列が形成された部分と、信号 V_{fr} が1の時間 T_y に渡ってパルス列の除去された部分とから成る信号となる。なお、フリップフロップ(27)の出力信号 V_{fr} は信号 V_z の立上りと、信号 V_r の1とが重なったときに1となる。すなわち信号 V_z が0から1に立上り、かつ信号 V_r が1となることによりアンド回路(31)の出力信号 V_{ia} が1となり、フリップフロップ(27)がセットされてその出力端子Qから1の信号 V_{fr} が出力される。また、上記信号 V_{fr} は信号 V_r が0になった後信号 V_r の最初の立下りで0となる。すなわち、信号 V_r が0となると、信号 V_{ia} が1となり、フリップフロップ(35)がセットされ、その出力信号 V_{id} が1となる。一方、信号 V_r の立下りで、微分回路(37)から1の出力信号 V_n が出力され、これでフリップフロップ(38)がリセットされ、このフリップフロップ(38)の出力端子 \bar{Q} から1の信号 V_{fr} が出力される。従って、アンド回路

(32)の出力信号 V_{fr} が1となってフリップフロップ(27)はリセットされ、その出力端子Qの出力信号 V_{fr} は0となる。なお、フリップフロップ(38)は信号 V_r の立上りでセットされるので、その出力端子 \bar{Q} は0となる。上記信号 V_{fr} の1となる時間 T_x における信号 V_{ib} の偶数個のパルスは後述する出力回路(26)の動作で信号 V_o と V_r として交互に出力されるので、前述したベース回路(18)の動作によってインバータ(13)からは第3図に示すパルス電圧 V_o が出力されることになる。すなわち時間 T_x でインバータ(13)は駆動されて正極、負極のパルス電圧を出力し、信号 V_{fr} の0となる時間 T_y で停止されパルス電圧を発生せず(第3図(ハ)参照)、これで第3図(ハ)に示す波形の溶接電圧 V_o が得られる。この場合、出力信号 V_o の1となる時間 T_x に対応して信号 V_{fr} の1となる時間 T_x が設定されるので、結局出力信号 V_o に基づき時間 T_x と T_y との比が調整される。

パルス数制御回路(25)につき説明すると、

いま初期設定で、フリップフロップ(41)の出力信号 V_{q7} が1で、出力信号 V_{q8} が0とすれば、アンド回路(43)のゲートが開かれ、アンド回路(43)から信号 V_{q6} のパルスが1個出力されて、出力信号 V_1 となる。なお、アンド回路(42)のゲートは閉じられている。このとき、上記1個のパルスの立下り時点で微分回路(40)からパルス信号 V_{d2} が出力され、フリップフロップ(41)は反転し、出力信号 V_{q7} が0、出力信号 V_{q8} が1に反転し、アンド回路(43)のゲートがとじられ、アンド回路(42)のゲートが開かれるので、信号 V_{q6} の次のパルスはアンド回路(42)から出力されて、出力信号 V_1 となる。このようにパルス数制御回路(25)はアンド回路(28)の出力信号 V_{d1} のパルスを交互にアンド回路(43)と(42)に振り分けるように動作する。従って、出力信号 V_1 、 V_2 は第6図(II)に示すように信号 V_1 のパルスから始まって、信号 V_2 のパルスで終わり、交互に出力される互いに数の等しいパルスとなる。上記実施例では信

号 V_{q7} が1のときに出力される信号 V_1 と信号 V_2 のパルスの数を一致させるように制御しているが、任意同期で全体としての正負のパルス数を一致させるために信号 V_1 と信号 V_2 をいかなる場合でも交互に出力するようにしてもよい。

次に、基本パルス幅決定回路(21)とパルス幅変動回路(22)の動作につき述べる。上述したように信号 V_1 及び信号 V_2 のパルス数を一致させると、偏磁が生じなくなる。ところが第7図(II)に示すように設定電圧 V_{ref} を検出信号 V_a (溶接電流 I に比例)が越しても時間 T_H だけ検出信号 V_a が上昇するので、時間的なむだが発生する。すなわち第7図(II)において、パルス V_{d1} が発生されたとき、 t_0 の時刻において設定電圧 V_{ref} を検出信号 V_a が越しても比較器(10)の出力 V_1 がこの時第3図(II)に示すように0となったとする。しかしパルス数制御回路(25)の作用でパルス V_{d1} とは反対のパルス V_{d2} が必ず出力されるので検出信号 V_a すなわち溶接電流 I はさらに上昇し、時間 T_H 経過した後にはやっと下降し始

める。ここで、この行き過ぎ量をなわち第7図(II)に示す上昇 V_a を小さくするには、基本パルス V_2 の周波数を上げるか、第7図(II)に示すような溶接電流の立上り特性曲線Aの傾きを小さくすればよい。基本パルス V_2 の周波数はスイッチング素子の特性から限界があるため、上記特性曲線Aの傾きを下げることが有効である。この特性曲線Aの傾きを小さくするには、第2図に示すフィルタリアクトル(5)のインダクタンスを増すか、第3図(II)に示すパルス列発生時間 T_x における電圧 V_1 の平均値を下げればよい。前者はフィルタリアクトル(5)の重量が増す不具合がある。第3図(II)において時間 T_x の期間における電圧 V_1 の平均値を下げるには、第3図(II)に示すパルス発生周期 T とパルス幅 T_{on} の比を変えればよい。これを實現するのが第8図に具体的に示した前記基本パルス幅決定回路(21)である。第8図において、設定値 V_{ref} を増幅器(21a)で増幅し、所定値 V_{set} を加算器(21b)で加えて出力電圧 V_1 を発生させる。パルス幅変動回路(22)は

この出力電圧 V_1 の大きさに相当するパルス幅のパルスを信号 V_2 として出力するので、上記第3図(II)に示す電圧 V_1 の時間 T_{on} を調整できる。なお、溶接アーク電圧の大きさは溶接アーク電流 I が把握できれば予想できるから、第3図(II)に示す T_x の期間における電圧 V_1 の平均値と溶接アーク電圧の差があまり大きくならないように増幅器(21a)と所定値 V_{set} を予め設定すれば、第7図(II)に示すむだな上昇分 V_a を小さくでき、結果として溶接アーク電流 I のリップルを下げるることができる。上記基本パルス幅決定回路

(21)の効果を具体的に示したのが第9図(II)、(III)と第10図(II)、(III)である。第9図は基本パルス幅決定回路(21)を用いることなく第3図(II)に示す時間 T_{on} を常に一定とした場合の動作特性、第10図は基本パルス幅決定回路(21)を用いて設定値 V_{ref} を小さくした時の $1/\beta$ 以降で、上記時間 T_{on} を短くした場合の動作特性である。このように溶接電流立上り特性曲線の傾きを小さくすることにより、溶接電圧 V_1 のパルス幅 T_{on} が小

さくなり、その平均値が小さくなるので前述のむだな上界分 V_L を小さくできる。

なお、上記実施例ではインバータにフルブリッジ型を用いているが、ハーフブリッジ型、センタタップ型等のインバータを用いてもよい。また、上記実施例ではインバータを構成するスイッチング素子としてトランジスタを用いているが、GTO、FET、SIT等を用いてもよい。

また、パルス数制御回路は第4図に示す回路に限定されず、要は第3図(a)に示す電圧 V_f の電圧パルスの正、負の数を一致させる回路であればいかなる回路でもよい。また、第3図(a)に示す時間 T_x 中において、電圧 V_f の電圧パルスの正、負の数を一致させるのではなく、第11図(a)に示すように全体としてすなわち任意時間周期に渡って上記電圧 V_f の電圧パルスの正、負の数を一致させるような回路であっても、第11図(b)に示すように検出信号 V_f すなわち溶接電流 I を設定値に維持でき、かつ偏磁を防止できる。

以上述べたように、本発明によるアーク溶接機

の溶接電流制御装置によれば、絶縁トランスの一次側周波数をインバータで上げるようにしたので、絶縁トランスの大きさ、重量が大幅に小さくなり、しかもトランスに入力するパルス電圧の正と負の数を一致させたのでトランスの偏磁を防止でき、さらに溶接電圧のパルス幅を制御するようにしたので溶接電流リップルを極力小さくすることができるという効果がある。

4. 図面の簡単な説明

第1図は従来のアーク溶接機の溶接電流制御装置の一例を示す回路図、第2図は本発明によるアーク溶接機の溶接電流制御装置の一実施例を示す回路構成図、第3図(a)～(c)は本発明の電流制御の動作原理を説明するためのタイムチャート、第4図は第2図に示すパルス制御回路の一例を詳細に示す回路図、第5図は第2図に示すベース回路の詳細を示す回路図、第6図は第4図に示すパルス制御回路の動作を説明するためのタイムチャート、第7図は本発明によるアーク溶接機の溶接電流制御装置の一実施例における電流リップルの発生原

理を示す電圧波形の図、第8図は第2図に示す基本パルス幅決定回路の具体例を示す図、第9図及び第10図は第2図に示す基本パルス幅決定回路がない場合とある場合との違いを示す電圧波形の図、第11図(a)、(b)は第2図に示すパルス制御回路を他の方法で実施した場合の各部の電圧状態を示すための図である。


(1)・・・3相ライン入力、(3)・・・第1の整流回路、(5)・・・フィルタリアクトル、(6)・・・電極、(7)・・・母材、(8)・・・フライホイールダイオード、(9)・・・電流検出器、(10)・・・比較器、 V_{ref} ・・・電圧の設定値、(12)・・・平滑コンデンサ、(13)・・・インバータ、(14)・・・高周波トランス、(15)・・・第2の整流回路、(18)・・・ベース回路、(19)・・・インバータ制御回路、(20)・・・検出信号判定回路、(21)・・・基本パルス幅決定回路、(22)・・・パルス幅変動回路、(23)・・・パルス制御回路、(24)・・・パルス列制御

回路、(25)・・・パルス切換回路、(26)・・・出力回路。


各図中の同一符号は同一または相当部分を示す。

代理人 大 岩 増 雄 (外2名)


第1図




第3図




第2図




第 4 図




第 5 図




第 7 図




第 8 図




第 6 図



第 9 図



第 10 図



第 11 図

